• 西門子與 NVIDIA 實現驗證領域關鍵突破
  ，通過西門子 Veloce proFPGA CS 係統與 NVIDIA 性能優化芯片架構的深度結合，可在數天內完成流片前數萬億次時鍾周期的驗證采集。
• 該解決方案可加速 AI/ML 係統級芯片（SoC）的研發進程，提升產品可靠性，助力 NVIDIA 團隊在首輪流片前
  ，即可穩定運行大型工作負載並完成設計優化。

西門子與 NVIDIA 密切合作，使西門子 Veloce™ proFPGA CS 硬(ying)件(jian)輔(fu)助(zhu)驗(yan)證(zheng)與(yu)確(que)認(ren)係(xi)統(tong)，能(neng)夠(gou)支(zhi)持(chi)芯(xin)片(pian)設(she)計(ji)工(gong)程(cheng)師(shi)與(yu)係(xi)統(tong)架(jia)構(gou)師(shi)在(zai)首(shou)輪(lun)流(liu)片(pian)前(qian)
，運(yun)行(xing)並(bing)采(cai)集(ji)數(shu)萬(wan)億(yi)次(ci)驗(yan)證(zheng)時(shi)鍾(zhong)周(zhou)期(qi)，從(cong)而(er)實(shi)現(xian)更(geng)優(you)的(de)設(she)計(ji)迭(die)代(dai)。

作為雙方長期戰略合作的重要成果，NVIDIA 與西門子攜手攻克了此前行業難以實現的技術目標
，依托西門子 Veloce proFPGA CS 可擴展、優化的硬件架構，結合 NVIDIA 高性能芯片架構，僅需數天即可完成數十萬億次時鍾周期的驗證采集工作。

西門子數字化工業軟件硬件輔助驗證事業部高級副總裁兼總經理 Jean-Marie Brunet 表示：“NVIDIA 與西門子在多個領域展開深度合作，近期更是聚焦硬件輔助驗證方法論的推進，尤其是基於 FPGA 的原型驗證方向，以適配複雜 AI/ML SoC 帶來的嚴苛驗證與確認需求。Veloce proFPGA CS 將高度靈活可擴展的硬件架構，與先進易用的實現及調試軟件流程相結合，以應對上述挑戰。無論是單 FPGA 的 IP 核驗證，還是數十億門級的芯粒設計，都能為客戶提供適配的解決方案。”

NVIDIA 硬件工程事業部副總裁 Narendra Konda 表示：“隨著 AI 與計算架構複雜度的持續攀升，芯片研發團隊亟需高性能驗證解決方案
，以完成海量工作負載的驗證，加速產品上市進程。NVIDIA 性能優化的芯片架構與西門子 Veloce proFPGA CS 深度融合
，可支持設計工程師在數天內完成數萬億次時鍾周期的驗證
，為下一代 AI 技術的可靠性保障提供了所需的規模支撐。”

基於 FPGA 的原型驗證係統具備出色的運行速度，其運行流片前驗證工作負載的耗時
，遠少於軟件仿真（Simulation）甚至硬件加速（Emulation）。但由於芯片本身以及配套軟件複雜度不斷升級，當前 AI/ML 設計對驗證能力提出了更高要求。

為適配行業發展需求、baozhangchanpinshangshishijianyukekaoxing，zaiduanshijianneiyunxingshuwanyicishizhongzhouqidenengli，yichengweixinpianyanzhengdehexingangxu。chuantongderuanjianfangzhenyuyingjianjiasuyanzhenggongju
，zaihelideshijizuoyeshijiannei
，jinnengzhichishubaiwancishizhongzhouqiyanzheng
，jibianzaiyouhuachangjingxiayejinnengshixianshushiyiciguimo
，wufashixiangengdaguimokuozhan。