英特爾將在ISSCC 2008上發布采用45nm高-k金屬柵極的SRAM，主要用於新一代“Core2”微處理器二次緩存。會上的演講的題目為“A 153Mb SRAM Design with Dynamic Stability Enhancement and Leakage Reduction in 45nm High-K Metal-Gate CMOS Technology”。

      即將發布的SRAM電源電壓為1.1V時
，工作頻率為3.5GHz。通過對單元的PMOS晶體管進行動態體偏壓（body bias）控製

，提高SRAM單元的穩定性，同時依靠可編程控製漏電電流。

      在65nm的LSI之前
，邏輯LSI廠商的晶體管柵極絕緣膜一直采用SiON係材料等。但是工藝微細化發展到45nm之後，人們越來越擔心在柵極絕緣膜厚度日趨減小的同時
，漏電流也會猛增。通過采用high-k絕緣膜，可以減小漏電流，提高LSI的性能。

      Intel對晶體管的改進是來自之前晶體管的柵極介質，Intel是使用一種基於鉿元素的化合物來替代之前的二氧化矽

，這種基於鉿元素的High-K介質具備良好的絕緣屬性，同時可以在柵極及矽底層之間形成較高的場效應(High-K)。因為High-K的鉿化合物比二氧化矽更厚的同時保持著理想的高場效特性，所以，這種High-K材料還可以大幅度減少泄露電流。據Intel官方發布的數據，這種High-K介質可以比之前的二氧化矽材料降低泄漏電流10以上。而同時因為場效的提高，使得晶體管源極到漏極的驅動電流提升20%，源極到漏極的泄露電流降低5倍以上。如果這些數據真的如Intel所suo公gong布bu的de一yi樣yang

，那na麼me對dui於yu單dan個ge晶jing體ti管guan來lai說shuo我wo們men就jiu可ke以yi獲huo得de比bi之zhi前qian更geng高gao的de開kai關guan效xiao率lv，以yi及ji更geng低di的de泄xie露lu電dian流liu。而er對dui於yu擁yong有you幾ji億yi個ge晶jing體ti管guan的de現xian代dai處chu理li器qi來lai說shuo，我wo們men可ke以yi從cong中zhong獲huo益yi是shi非fei常chang可ke觀guan的de，這zhe顯xian然ran更geng有you利li於yu提ti升shengintel處理器的每瓦性能(Performance per watt)。

   雖然基於鉿的這種High-K柵介質有著高場效以及絕緣的良好特性，但其卻不能使用之前的多晶矽柵極
，而是需要應用上一種全新的金屬柵極來替代，目前Intel均沒有透露這些材料的組成元素以及其具體配方，但在之前的新晶體管發表會時Intel代表卻表示，競爭對手想要達到目前Intel 45nm產品晶體管的效能，至少需要到對手下一代的32nm工藝，對於Intel的這種說法我們是持有待考察的態度，畢竟實際的效能表現需要等雙方的產品具體發布出來才有正確的答案。

      第55屆ISSCC會議(ISSCC2008)將在明年2月3~7日在舊金山舉行。清華大學微電子學研究所所遞交的一篇有關PLL的論文入選。

      論文名為“A 1GHz Fractional-N PLL Clock Generator with Low-OSR ΔΣ Modulation and FIR-Embedded Noise Filtering”。據ISSCC資料顯示，該論文利用0.18um CMOS工藝實現了1ppm頻率精度的分數分頻PLL時鍾發生器。混合FIR噪聲濾出技術的采用使得帶外的量化誤差被壓至新低，從而實現了低過采樣率ΔΣ調製。