概覽

　　長(chang)期(qi)以(yi)來(lai)的(de)預(yu)測(ce)趨(qu)勢(shi)揭(jie)示(shi)了(le)整(zheng)個(ge)係(xi)統(tong)設(she)計(ji)流(liu)程(cheng)中(zhong)的(de)設(she)計(ji)和(he)測(ce)試(shi)趨(qu)於(yu)統(tong)一(yi)，這(zhe)兩(liang)個(ge)先(xian)前(qian)獨(du)立(li)的(de)功(gong)能(neng)將(jiang)被(bei)集(ji)成(cheng)在(zai)一(yi)起(qi)。集(ji)成(cheng)功(gong)能(neng)的(de)明(ming)顯(xian)優(you)勢(shi)在(zai)於(yu)縮(suo)短(duan)了(le)投(tou)入(ru)市(shi)場(chang)的(de)時(shi)間(jian)並(bing)獲(huo)得(de)更(geng)好(hao)的(de)整(zheng)體(ti)質(zhi)量(liang)
，而(er)這(zhe)些(xie)優(you)勢(shi)都(dou)歸(gui)功(gong)於(yu)在(zai)創(chuang)建(jian)設(she)計(ji)的(de)同(tong)時(shi)集(ji)成(cheng)了(le)測(ce)試(shi)定(ding)義(yi)和(he)實(shi)現(xian)。在(zai)係(xi)統(tong)設(she)計(ji)過(guo)程(cheng)中(zhong)，從(cong)仿(fang)真(zhen)到(dao)實(shi)現(xian)以(yi)及(ji)最(zui)終(zhong)係(xi)統(tong)部(bu)署(shu)

，都(dou)可(ke)以(yi)對(dui)這(zhe)些(xie)早(zao)期(qi)測(ce)試(shi)平(ping)台(tai)進(jin)行(xing)重(zhong)用(yong)。

　　為了真正實現設計和測試統一，尤其對於類似RFtongxindengfuzagongneng


，xuyaozaiceshiheshixiandeshejishengmingzhouqidesuoyoujieduandounenggouyouxiaozhixingsuoxuandexitongshejiruanjianheyuyan。zaizhezhiqian，yongyuxitongfangzhenhuoshejiyuyongyuxitongshixiandegongjujijishucunzaihendabutong。ciwaiyongyushejiheshixiandegongjuheyuyantongchangbutongyuceshizhongshiyongdegongju。zhejiangdaozhibutonggongnengtuanduishiyongbutongdegongju
，jiangzengjiajiaoliudefuzachengdubingjiangdishejiheceshizhongkezhongyongdaimadeliudongxing。zhexieyinsudoushishixianshejiheceshitongyidezhuyaozhangai，yincilixiangdexitongshejiruanjianxuyaotigongdanyiyuyanyongyufangzhen、實現和測試，並在所有設計階段和功能間最大化代碼重用。

　　減少限製的傳統方法

　　tongchangnenggoukuayueshejiguochenggegejieduanhegongnengdegongjudouchangshizhejianshaomeigejieduanhegongnengzhijiandexianzhi，erbushichuangjiankekuayuesuoyoujieduanhegongnengdedanyihuanjingheyuyan。liru
，zaixinxingdeRF通tong信xin標biao準zhun開kai發fa中zhong
，通tong信xin係xi統tong設she計ji專zhuan家jia可ke能neng會hui使shi用yong純chun數shu學xue算suan法fa對dui通tong信xin流liu進jin行xing建jian模mo和he仿fang真zhen。為wei了le測ce試shi模mo型xing
，設she計ji人ren員yuan可ke能neng會hui創chuang建jian自zi定ding義yi的de測ce試shi平ping台tai或huo者zhe重zhong用yong合he規gui套tao件jian對dui工gong業ye標biao準zhun協xie議yi進jin行xing測ce試shi。

　　dangshejigongnengdadaoyaoqiushi
，congshejidaoshixiandechuantongzhuanhuanfangfahuijiangsuanfajiaogeiqitazu
，bingtongguoshoudongfangshijiangshuxuesuanfazhuanhuanweichengxushixian
，tongchangjianggenjushixiandezhixingyaoqiushiyongANSI C或HDL語言。

　　圖1. "V"框圖通常用於說明設計、實現和測試的理想流程。將通用係統設計語言用於跨越整個"V"流程可以最大化技能和算法重用

，同時可以最小化轉換錯誤和查找修正周期數。

　　此ci外wai需xu要yao轉zhuan換huan測ce試shi平ping台tai本ben身shen，該gai轉zhuan換huan步bu驟zhou需xu要yao具ju有you不bu同tong技ji能neng的de其qi他ta組zu實shi現xian
，並bing且qie任ren何he轉zhuan換huan中zhong丟diu失shi的de部bu分fen都dou可ke能neng導dao致zhi新xin缺que陷xian或huo測ce試shi覆fu蓋gai度du降jiang低di。即ji使shi初chu始shi轉zhuan換huan階jie段duan可ke能neng不bu夠gou複fu雜za，但dan該gai問wen題ti會hui隨sui著zhe重zhong新xin定ding義yi設she計ji或huo發fa現xian程cheng序xu實shi現xian缺que陷xian等deng變bian得de更geng加jia複fu雜za。設she計ji算suan法fa和he程cheng序xu實shi現xian的de分fen離li將jiang導dao致zhi“查找並修複”開發周期變慢。

　　為了緩解部分問題，一些工具可提供自動代碼生成步驟以便幫助仿真至ANSI C或HDL的轉換。雖然該過程有利於將算法設計遷移至處理器或現場可編程門陣列(FPGA)，但仍需要由熟悉ANSI C或HDL的開發人員進行部署和調試設計。可能不會存在完美的原始設計，而自動代碼生成也會存在缺陷。

　　LabVIEW所提供的單工具方法

　　替代方法將利用到NI LabVIEW係統設計軟件，通信設計人員可以使用LabVIEW對通信流進行建模，然後實現測試平台。當滿足設計和測試要求後
，係統設計人員僅需將設計算法的終端直接重新設定為處理器或FPGA以用於具體程序實現。從最初的實驗性設計到最終程序實現

，係統設計人員可以使用相同的環境、算法以及調試和測試方法。該方式可以最大化技能和算法重用
，同時最小化轉換錯誤和查找修正周期數。

　　既然在設計
、實(shi)現(xian)和(he)測(ce)試(shi)中(zhong)重(zhong)用(yong)相(xiang)同(tong)算(suan)法(fa)而(er)無(wu)需(xu)獨(du)立(li)的(de)代(dai)碼(ma)生(sheng)成(cheng)步(bu)驟(zhou)可(ke)提(ti)供(gong)各(ge)種(zhong)優(you)勢(shi)
，那(na)麼(me)為(wei)什(shen)麼(me)其(qi)他(ta)係(xi)統(tong)設(she)計(ji)軟(ruan)件(jian)不(bu)直(zhi)接(jie)使(shi)用(yong)重(zhong)用(yong)的(de)方(fang)法(fa)？這(zhe)主(zhu)要(yao)是(shi)由(you)於(yu)一(yi)些(xie)曆(li)史(shi)原(yuan)因(yin)導(dao)致(zhi)了(le)該(gai)情(qing)況(kuang)的(de)出(chu)現(xian)。大(da)多(duo)數(shu)係(xi)統(tong)設(she)計(ji)軟(ruan)件(jian)最(zui)初(chu)用(yong)於(yu)仿(fang)真(zhen)空(kong)間(jian)

，並(bing)且(qie)該(gai)仿(fang)真(zhen)已(yi)為(wei)係(xi)統(tong)行(xing)為(wei)的(de)時(shi)域(yu)驗(yan)證(zheng)進(jin)行(xing)優(you)化(hua)，然(ran)後(hou)向(xiang)程(cheng)序(xu)實(shi)現(xian)方(fang)向(xiang)發(fa)展(zhan)。LabVIEW核心為係統實現
，並朝設計和仿真方向發展。其編程語言、環境以及更重要的IP/算法模塊是為了在處理器和FPGA上以實時速率進行編譯和執行而設計的。

　　除了實現算法重用，LabVIEW的程序實現傳統很大程度上對部分仿真-時間活動進行了加速。例如，LabVIEW可將台式機算法完整編譯為專用處理器的機器代碼。對於純功能DSP類型算法，係統設計人員將以相對於連續時域仿真方法的更快速度對算法進行實現和調試。與用於終端FPGA的設計仿真相比，該優勢尤其明顯。LabVIEW可支持位及周期精度仿真的預期形式。在特定情況下功能測試通常能滿足需求，但LabVIEW可將速度提高多個數量級，主要原因為功能代碼已為本地功能執行進行了完全編譯和優化

，而不再僅僅是“仿真”。相對於較慢的仿真算法，在仿真中重用快速的實現算法更具實際用途
，因此與其他係統設計軟件相比
，LabVIEW優勢更為明顯。

　　LabVIEW係統設計和RF通信設計

　　在RF的設計和測試趨於統一範例中，相對於普遍統一的趨勢，通信設計將導致部分特有的複雜性。最主要情況為
，當測試RF接jie收shou器qi時shi必bi須xu創chuang建jian一yi個ge發fa送song器qi，而er測ce試shi發fa送song器qi也ye必bi須xu創chuang建jian一yi個ge接jie收shou器qi。大da多duo數shu時shi候hou該gai測ce試shi的de信xin號hao和he測ce試shi特te性xing必bi須xu超chao出chu設she計ji本ben身shen規gui範fan。此ci外waiRF通信方法和標準的變更頻率十分迅速，這也對測試本身的靈活性和速度提出了要求。因此用於RF的理想測試儀器必須允許快速重用發送器和接收器數字信號處理（DSP）算法，並且具備高性能和靈活性。

　　該gai類lei測ce試shi的de傳chuan統tong方fang法fa將jiang會hui創chuang建jian特te定ding功gong能neng的de儀yi器qi，以yi用yong於yu測ce量liang和he測ce試shi特te定ding的de通tong信xin類lei型xing。如ru需xu完wan全quan覆fu蓋gai設she計ji和he測ce試shi，不bu僅jin需xu要yao在zai設she計ji流liu程cheng中zhong考kao慮lv測ce試shi流liu程cheng、測試平台和附加因素，而且在理想狀態下設計和測試需要直接使用實際硬件和信號而不僅是仿真。在LabVIEW和NI PXIe-5644R矢量信號收發器範例中，當在台式機中定義通信流的DSP基本構件並執行預期功能後
，設計人員可以將算法終端從台式機設計環境更改為運行FPGA的矢量信號收發器。

　　圖2. NI PXIe-5644R矢量信號收發器的架構可允許在主機或設備固件中仿真和部署用戶可編輯的DSP塊。同時也可以對其他輸入/輸出以及內存接口進行修改以作為算法設計的補充。

　　該遷移的主要因素以及從算法設計到最終部署（無論是設計本身或測試）的主要障礙是能否正確集成實際定時
，更重要的是，硬件I/O和信號校準。對於設計和測試功能， DSP算法設計人員通常不同於實現包含I/O集成在內的設備固件的團隊。通過矢量信號收發器和LabVIEW RIO可編程設備，NI將提供可靈活編程的RF硬件平台

，該平台將包含高度優化的IP塊。該程序塊可管理與信號校準集成的高速A/D和D/A的常規複雜度，以及至主機處理器和高速板載內存的DMA數據流。該矢量信號收發器中的IP代(dai)表(biao)了(le)三(san)個(ge)主(zhu)要(yao)特(te)性(xing)。首(shou)先(xian)可(ke)以(yi)在(zai)台(tai)式(shi)機(ji)中(zhong)仿(fang)真(zhen)功(gong)能(neng)以(yi)便(bian)用(yong)於(yu)算(suan)法(fa)設(she)計(ji)。其(qi)次(ci)源(yuan)代(dai)碼(ma)可(ke)用(yong)於(yu)參(can)考(kao)或(huo)修(xiu)改(gai)。如(ru)之(zhi)前(qian)所(suo)述(shu)，最(zui)後(hou)可(ke)支(zhi)持(chi)無(wu)縫(feng)遷(qian)移(yi)至(zhi)實(shi)際(ji)實(shi)時(shi)執(zhi)行(xing)係(xi)統(tong)。

　　集成設計
、開發和部署

　　為了真正實現從算法到部署的緊密係統設計流程
，必須具備完整的軟件/硬件視角。軟件必須包含正確的定時、I/O和DSP算法IP。該IP必bi須xu能neng支zhi持chi仿fang真zhen執zhi行xing，而er且qie需xu要yao快kuai速su執zhi行xing功gong能neng調tiao試shi並bing支zhi持chi快kuai速su設she計ji周zhou期qi，並bing且qie最zui終zhong能neng將jiang測ce試shi和he設she計ji代dai碼ma從cong台tai式shi機ji環huan境jing遷qian移yi至zhi可ke編bian程cheng的de部bu署shu硬ying件jian。

　　用戶開發的算法和測試均屬於重要知識產權(IP)，而任何係統設計工具的主要任務在於最大化開發效率，允許用戶在原設計和最終實現存在較小差別時對相同IP進(jin)行(xing)重(zhong)用(yong)。僅(jin)當(dang)係(xi)統(tong)設(she)計(ji)軟(ruan)件(jian)最(zui)初(chu)為(wei)了(le)程(cheng)序(xu)實(shi)現(xian)采(cai)用(yong)了(le)開(kai)放(fang)和(he)可(ke)重(zhong)用(yong)的(de)構(gou)建(jian)模(mo)塊(kuai)，並(bing)且(qie)該(gai)基(ji)本(ben)構(gou)建(jian)模(mo)塊(kuai)可(ke)完(wan)全(quan)匹(pi)配(pei)用(yong)於(yu)迭(die)代(dai)式(shi)設(she)計(ji)過(guo)程(cheng)的(de)可(ke)重(zhong)配(pei)置(zhi)硬(ying)件(jian)時(shi)，才(cai)可(ke)能(neng)實(shi)現(xian)上(shang)述(shu)方(fang)式(shi)。而(er)結(jie)合(he)LabVIEW係統設計軟件和支持LabVIEW RIO的矢量信號收發器可以達到這一目標。

　　了解VST的詳情請訪問www.ni.com/vst/zhs