西門子數字化工業軟件日前宣布與台積電深化合作
，開展一係列新的認證與協作，多款西門子 EDA 工具與解決方案通過台積電新工藝技術認證。

台積電設計基礎架構管理事業部主管 Dan Kochpatcharin 表示：“台(tai)積(ji)電(dian)與(yu)包(bao)括(kuo)西(xi)門(men)子(zi)在(zai)內(nei)的(de)設(she)計(ji)生(sheng)態(tai)係(xi)統(tong)合(he)作(zuo)夥(huo)伴(ban)攜(xie)手(shou)合(he)作(zuo)
，為(wei)客(ke)戶(hu)提(ti)供(gong)經(jing)過(guo)驗(yan)證(zheng)的(de)設(she)計(ji)解(jie)決(jue)方(fang)案(an)，充(chong)分(fen)發(fa)揮(hui)台(tai)積(ji)電(dian)先(xian)進(jin)工(gong)藝(yi)的(de)強(qiang)大(da)性(xing)能(neng)和(he)能(neng)效(xiao)優(you)勢(shi)
，幫(bang)助(zhu)客(ke)戶(hu)持(chi)續(xu)實(shi)現(xian)技(ji)術(shu)創(chuang)新(xin)。”

西門子 Calibre 通過台積電 N2 工藝認證

用於集成電路 (IC) 驗證 sign-off 的 Calibre® nmPlatform 工具現已獲得台積電的 N2 工藝認證，可為早期采用台積電 N2 工藝技術的廠商提供全麵支持。獲得認證的 Calibre 工具包括 Calibre® nmDRC 軟件、Calibre® YieldEnhancer™ 軟件、Calibre® PERC™ 軟件和 Calibre® nmLVS 軟件。

台積電還對用於晶體管級電遷移 (EM) 和壓降 (IR) sign-off 的西門子 mPower™ 模擬軟件進行 N4P 工藝認證，雙方共同客戶現在能夠使用 mPower 獨特的 EM/IR sign-off 解決方案進行下一代的模擬或射頻 (RF) 設計。

此外

，台積電的 N4P
、N3E 和 N2 定製設計參考流程 (CDRF) 目前可與西門子的 Solido™ Design Environment 軟件配合使用
，用於高 sigma 下的先進偏差感知驗證。用於納米級模擬、RF
、混合信號、存儲器和定製化數字電路的電路驗證的西門子 Analog FastSPICE 平台，也已成功獲得台積電 N5A
、N3E、N3P 和 N2 工藝認證。作為台積電 N4P、N3E 和 N2 工藝 CDRF 的一部分，Analog FastSPICE 能夠支持台積電的可靠性感知仿真技術，解決 IC 老化和實時自熱效應問題
，並提供其他可靠功能。

Aprisa 布局布線解決方案獲 N3 技術認證

西門子的 Aprisa™ 布局布線解決方案通過台積電的 N3E 工藝認證，進一步加強西門子在數字實施領域的投資承諾


，Aprisa 易於使用，能夠幫助客戶快速向 N3E 節點遷移。

西門子數字化工業軟件 IC-EDA 執行副總裁 Joe Sawicki 表示：“台積電的創新速度令人驚歎，我們很高興能夠與台積電建立長期合作夥伴關係，持續優化適用於台積電新工藝的 EDA 解決方案，讓雙方共同客戶從中受益，滿足客戶快速變化的市場和業務需求。”

台積電認證西門子 3D IC 解決方案

多個西門子的 3D IC 解決方案也在台積電 3DFabric™ 技術認證方麵取得了實質性進展。台積電已對西門子的 Calibre® 3DSTACK 軟件進行了 3Dblox 2.0 標準認證
，包括物理分析和電路驗證。此項認證包括對小芯片間 DRC 和 LVS 檢查的支持，滿足台積電 3DFabric 技術要求。

此外

，台積電還認證了一係列 Tessent™ 3D IC 解決方案，包括 Tessent 階層架構式 DFT、帶有增強型 TAP 的 Tessent Multi-die（測試訪問端口 - 符合 IEEE 1838 標準）
、使用流掃描網絡 (SSN) 和 IEEE 1687 IJTAG 網絡技術的原生 FPP (Flexible parallel port) 支持。雙方還按照台積電 3Dblox 標準投資構建 3D IC 測試生態係統，包括已知良好裸片 (KGD) 環回測試和利用 BMAP 和 PMAP 標準進行物理感知的芯片間故障檢測及診斷。