無線設備的數量、通(tong)信(xin)標(biao)準(zhun)的(de)多(duo)樣(yang)性(xing)，以(yi)及(ji)調(tiao)製(zhi)方(fang)案(an)的(de)複(fu)雜(za)度(du)，每(mei)一(yi)年(nian)都(dou)在(zai)不(bu)斷(duan)增(zeng)加(jia)。而(er)隨(sui)著(zhe)每(mei)一(yi)代(dai)新(xin)技(ji)術(shu)的(de)誕(dan)生(sheng)，由(you)於(yu)使(shi)用(yong)傳(chuan)統(tong)技(ji)術(shu)測(ce)試(shi)無(wu)線(xian)設(she)備(bei)，需(xu)要(yao)大(da)量(liang)更(geng)複(fu)雜(za)的(de)測(ce)試(shi)設(she)備(bei)
，其(qi)成(cheng)本(ben)也(ye)在(zai)不(bu)斷(duan)提(ti)高(gao)。

   使用虛擬（軟件）儀器與模塊化I/Oxiangjieheshiyizhongzuixiaohuayingjianchengbenbingjianshaoceshishijiandefangfa。ruanjianshejiyiqidexinfangfashideshepinceshigongchengshiwuxupingjiezidingyihuoteshubiaozhundeyiqi，jiunengyiduogeshuliangjidefudujianshaoceshishijian。

   閱讀此文可以幫助您了解如何使用NI LabVIEW FPGA來設計和自定義您的射頻儀器，以及通過軟件設計的儀器能為您的測試係統所帶來的好處。

軟件設計儀器簡介

   多年來，測試工程師一直在運用諸如LabVIEWderuanjianbaolaishixianzidingyishepinceliangxitong
，bingyuchuantongfengzhuangyiqixiangbijinkenengdijianshaochengben。shiyongruanjianshejidefangfabujintigongleqiangdadelinghuoxing
，gengnengshiceshigongchengshiliyongdaozuixindePC，CPU和總線技術所帶來的性能提升。

       CPU成為了許多高要求射頻測試應用的瓶頸，CPU有限的並行機製和軟件棧將會導致延時，對於有些需要根據測量值或待測設備（DUT）的(de)狀(zhuang)態(tai)而(er)動(dong)態(tai)調(tiao)整(zheng)測(ce)試(shi)激(ji)勵(li)的(de)應(ying)用(yong)，就(jiu)會(hui)影(ying)響(xiang)到(dao)測(ce)試(shi)效(xiao)果(guo)。為(wei)了(le)達(da)到(dao)最(zui)理(li)想(xiang)的(de)射(she)頻(pin)測(ce)試(shi)係(xi)統(tong)效(xiao)果(guo)
，需(xu)要(yao)結(jie)合(he)使(shi)用(yong)自(zi)定(ding)義(yi)儀(yi)器(qi)硬(ying)件(jian)和(he)多(duo)核(he)技(ji)術(shu)
，這(zhe)也(ye)能(neng)使(shi)測(ce)試(shi)係(xi)統(tong)設(she)計(ji)人(ren)員(yuan)得(de)以(yi)找(zhao)到(dao)低(di)延(yan)時(shi)和(he)高(gao)吞(tun)吐(tu)量(liang)之(zhi)間(jian)的(de)平(ping)衡(heng)點(dian)，從(cong)而(er)大(da)幅(fu)減(jian)少(shao)測(ce)試(shi)時(shi)間(jian)。

   雖然現成即用的儀器硬件的性能早已被改善，NI仍然致力於運用現場可編程門陣列（FPGA）技術提供更加開放和靈活的測試設備。簡而言之，FPGA是shi一yi種zhong用yong戶hu可ke以yi自zi定ding義yi的de高gao密mi度du的de數shu字zi芯xin片pian
，可ke以yi使shi得de測ce試shi工gong程cheng師shi將jiang他ta們men的de自zi定ding義yi信xin號hao處chu理li方fang法fa和he控kong製zhi算suan法fa結jie合he到dao測ce試shi硬ying件jian中zhong。因yin此ci
，即ji成cheng可ke用yong的de射she頻pin硬ying件jian包bao含han了le諸zhu多duo優you點dian：高(gao)質(zhi)量(liang)的(de)測(ce)量(liang)技(ji)術(shu)，且(qie)在(zai)其(qi)最(zui)新(xin)的(de)構(gou)件(jian)中(zhong)包(bao)含(han)了(le)可(ke)靠(kao)的(de)
，可(ke)溯(su)源(yuan)的(de)測(ce)量(liang)方(fang)法(fa)，通(tong)過(guo)與(yu)高(gao)度(du)並(bing)行(xing)的(de)用(yong)戶(hu)自(zi)定(ding)義(yi)邏(luo)輯(ji)相(xiang)結(jie)合(he)
，可(ke)以(yi)產(chan)生(sheng)較(jiao)低(di)的(de)延(yan)遲(chi)，並(bing)且(qie)它(ta)能(neng)夠(gou)與(yu)I/O直接連接以用於在線處理和嚴格的控製環路。

   關於此類硬件的一個案例是NI PXIe-5644R vector signal transceiver (VST)。該設備融合了矢量信號發生器和矢量信號分析儀的功能
，並包含了一個用戶可編程FPGA來用於實時信號處理和控製。由於FPGA賦予其更多的靈活性，VST非常適合用於自定義觸發
，待測設備控製

，並行測試和實時數字信號處理（DSP）。

使用LabVIEW FPGA將LabVIEW的運用擴展至硬件自定義

   雖然FPGA已廣泛用於自定義主板設計或是即成可用設備的一部分，但用戶自定義FPGA迄今為止還未被大量用於即成可用的射頻儀器設備中。這主要是因為對這些設備進行編程需要擁有專業的背景知識。硬件描述語言或HDL
，通常學習起來非常困難，唯有數字電路設計專家才能勝任。

   LabVIEW FPGA模塊可以幫助大量的工程師和科學家接觸到最新的FPGA技術。使用圖形化編程方法，用戶可以在硬件中實現邏輯定義射頻儀器的行為。事實上，LabVIEW的圖形化數據流的特性非常適合用於實現並視覺化呈現那些可在FPGA上進行的並行操作。雖然使用LabVIEW對FPGA編程還是略有區別，也需要進行額外的學習，但其難度將明顯小於學習HDL的難度。

   圖1，使用LabVIEW FPGA模塊，用戶可以使用熟悉的LabVIEW代dai碼ma對dui儀yi器qi硬ying件jian進jin行xing自zi定ding義yi。對dui於yu射she頻pin應ying用yong，用yong戶hu可ke以yi以yi預yu創chuang建jian的de範fan例li項xiang目mu為wei基ji礎chu，添tian加jia相xiang應ying修xiu改gai以yi實shi現xian自zi定ding義yi觸chu發fa，待dai測ce設she備bei控kong製zhi，信xin號hao處chu理li等deng功gong能neng。

   許多LabVIEW FPGA的範例項目都可以作為您射頻應用的起始點，並且這些項目也能在諸如NI PXIe-5644R VST之類的設備上使用。值得一提的是，用戶可以根據儀器數據移動模式（與矢量信號分析儀或發生器擁有相似的自定義開始
，停止和參考觸發顯示界麵），或者根據數據流模式（適用於在線信號處理或者錄製和回放應用）對FPGA進行自定義。

軟件設計儀器與傳統方法的對比

   在射頻測量係統中運用基於FPGA的硬件可以帶來從低延時待測設備的控製到減少CPU負載等諸多好處。在下文中將介紹更多不同應用的詳細情況。

使用交互式待測設備控製方法
，提高測試係統的整合度

   在(zai)許(xu)多(duo)射(she)頻(pin)測(ce)試(shi)係(xi)統(tong)中(zhong)，需(xu)要(yao)使(shi)用(yong)數(shu)字(zi)信(xin)號(hao)或(huo)自(zi)定(ding)義(yi)協(xie)議(yi)來(lai)控(kong)製(zhi)需(xu)要(yao)被(bei)控(kong)製(zhi)的(de)設(she)備(bei)和(he)芯(xin)片(pian)。傳(chuan)統(tong)的(de)自(zi)動(dong)化(hua)測(ce)試(shi)係(xi)統(tong)可(ke)以(yi)通(tong)過(guo)待(dai)測(ce)設(she)備(bei)的(de)模(mo)式(shi)進(jin)行(xing)排(pai)序(xu)
，在(zai)每(mei)一(yi)個(ge)不(bu)同(tong)的(de)階(jie)段(duan)進(jin)行(xing)所(suo)需(xu)的(de)測(ce)量(liang)工(gong)作(zuo)。有(you)些(xie)智(zhi)能(neng)型(xing)的(de)自(zi)動(dong)化(hua)測(ce)試(shi)儀(yi)器(qi)（ATE）係統可以根據接收到的測量值在待測設備設置之間進行排序。

   對於任意兩種情況，包含了FPGA的軟件設計儀器都可以降低成本並減少測試時間。將測量處理和數字控製整合至一個儀器中可以降低係統對其他數字I/O的de需xu求qiu
，並bing且qie也ye無wu需xu在zai儀yi器qi間jian對dui觸chu發fa進jin行xing配pei置zhi。對dui於yu有you些xie必bi須xu根gen據ju接jie受shou到dao的de測ce量liang數shu據ju進jin行xing控kong製zhi的de待dai測ce設she備bei
，軟ruan件jian設she計ji儀yi器qi可ke以yi在zai硬ying件jian中zhong關guan閉bi循xun環huan，以yi減jian少shao因yin在zai軟ruan件jian中zhong進jin行xing決jue策ce所suo帶dai來lai的de高gao延yan時shi。

使用硬件測量減少測試時間，提高測試可靠性

   雖然當今基於軟件的測試係統隻能對有限數量的測量進行並行處理，但隻要通過FPGAluoji，ruanjianshejiyiqikeyihaowuxianzhidishixianbingxingchuli。tongguoyingjianbingxingjizhikeyichulidaliangdeceliangrenwuhuoshujutongdao，erwuxuduizhidingdeceliangrenwujinxingtiaoxuan。zhurukuaisufuliyebianhuan
、濾波、調製和解調等計算，可以在硬件中進行，由此可以減少CPU的數據傳送量和處理量。諸如實時頻譜屏蔽之類的功能，使用軟件設計儀器，可以比使用傳統封裝儀器獲得更高的速率。

   此ci外wai

，在zai硬ying件jian中zhong執zhi行xing測ce量liang任ren務wu的de低di延yan時shi意yi味wei著zhe在zai同tong樣yang的de時shi間jian內nei，標biao準zhun測ce試shi係xi統tong可ke能neng隻zhi能neng要yao求qiu完wan成cheng一yi個ge測ce量liang任ren務wu
，但dan其qi卻que可ke以yi同tong時shi進jin行xing數shu十shi個ge甚shen至zhi上shang百bai個ge實shi時shi測ce量liang任ren務wu，從cong而er提ti高gao測ce試shi結jie果guo的de質zhi量liang並bing增zeng加jia射she頻pin測ce試shi的de可ke靠kao程cheng度du。而er且qie，由you於yu測ce量liang任ren務wu可ke以yi在zai硬ying件jian中zhong連lian續xu執zhi行xing，並bing周zhou期qi性xing地di從cong主zhu機ji測ce試shi程cheng序xu中zhong進jin行xing采cai樣yang，用yong戶hu可ke以yi完wan全quan不bu用yong擔dan心xin遺yi漏lou任ren何he重zhong要yao的de數shu據ju。

   圖2. 使用軟件設計儀器
，用戶可以連續采集數據並執行測試（定期采樣測試結果），而無需停止采集過程來傳輸信息。

通過閉環反饋快速達到最理想的測試條件

   某些射頻測試要求待測設備設置或環境和生產處理的數量需要根據所接收到的測量任務進行改變；這就需要一個閉環係統，但其常常由於軟件棧的延時而受到限製。在許多情況下，可以在硬件中直接閉環，從而使得CPU無需再計算下一個定位點。這樣可以將閉環測試時間從數十秒減少至零點幾秒。

通過用戶自定義觸發來處理特定的數據

   shiyongyiqixingyingjianyijiejuelechufaxingweideyanshiwenti。raner
，tongguoshiyongruanjianshejideyiqi
，yonghukeyijiangzidingyichufagongnengjichengdaoshebeizhong
，congerkeyizaitedingqingkuangxiakuaisuzhixingmingling。linghuodejiyuyingjiandechufayiweizheyonghukeyizaibuzhuozhongyaodeceliangshujuhuojihuoqitadeyiqishebeishi
，jiangzidingyipinpupingbihuoqitafuzadetiaojianshezhiweibiaozhun。bingqie，tongguoxuanzeyingjianzhongtedingdeshujukeyishideyonghujiefangCPU以用於其他重要的任務。

在設計過程中合理運用軟件投資

   雖然本文內容主要有關射頻測試，但工程師也越來越多地在設計和測試階段反複地使用IP，縮短產品上市周期並大幅減少測試總體費用。通過LabVIEW FPGA
，可ke以yi對dui數shu字zi信xin號hao處chu理li算suan法fa進jin行xing定ding義yi
，並bing可ke將jiang其qi視shi為wei設she備bei的de一yi部bu分fen或huo元yuan件jian確que認ren而er重zhong複fu運yun用yong，從cong而er無wu需xu再zai從cong頭tou開kai始shi編bian寫xie測ce試shi代dai碼ma。這zhe能neng夠gou加jia速su測ce試shi的de開kai發fa（在設計環節的初期即可開始進行測試），同時也使得測試覆蓋的範圍更加完整。

   圖3. IP可以在設計和測試階段反複使用，從而減少測試的開發時間並提供更加完整的測試範圍